

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-062636

(43)Date of publication of application : 07.03.1997

(51)Int.Cl.

G06F 15/16

G06F 9/45

(21)Application number : 07-215714

(71)Applicant : FUJITSU LTD

(22)Date of filing : 24.08.1995

(72)Inventor : YAMANAKA EIJI

(54) PROGRAM EXECUTING METHOD AND COMPILING PROCESS METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To generate an object code for decentralized memory type parallel computers by fully automatic parallelizing by making each processor element perform data processing by using data exploded in its local memory by following a procedure exploded in its local memory.

SOLUTION: A compiler is used to explode all data required for data processing execution in the local memories of respective processor elements PE1-PE_n, and divide and explode the procedure required for the data processing execution in the local memories of the processor elements PE1-PE_n. Then the respective processor elements PE1-PE_n perform the data processing by using the data exploded in their local memories by following the procedure exploded in their local memories. Consequently, the object code for the decentralized memory type parallel computers can be generated by fully automatic parallelizing.



LEGAL STATUS

[Date of request for examination]

29.05.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (J P)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-62636

(43)公開日 平成9年 (1997) 3月7日

(51)Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
G 0 6 F 15/16	4 3 0		G 0 6 F 15/16	Z
				Λ
9/45			9/44	G

審査請求 未請求 請求項の数 7 O L (全 11 頁)

(21)出願番号 特願平7-215714

(22)出願日 平成7年 (1995) 8月24日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番1号

(72)発明者 山中 栄次

神奈川県川崎市中原区上小田中1015番地
富士通株式会社内


(74)代理人 弁理士 岡田 光由 (外1名)

(54)【発明の名称】 プログラム実行方法及びコンパイル処理方法

(57)【要約】

【課題】本発明は、完全自動並列化のコンパイル処理方法の実現を可能にするプログラム実行方法の提供を目的とする。

【解決手段】ローカルメモリを持つ複数のプロセッサエレメントから構成される分散メモリ型並列計算機で実行するプログラム実行方法において、データ処理実行に必要なとなる全データを、各プロセッサエレメントのローカルメモリに展開し、データ処理実行に必要なとなる手続きを分割して、各プロセッサエレメントのローカルメモリに展開し、そして、各プロセッサエレメントが、自ローカルメモリに展開される手続きに従い、自ローカルメモリに展開されるデータを使ってデータ処理を実行するように構成する。



【特許請求の範囲】

【請求項1】 ローカルメモリを持つ複数のプロセッサエレメントから構成される分散メモリ型並列計算機で実行するプログラム実行方法において、データ処理実行に必要となる全データを、各プロセッサエレメントのローカルメモリに展開し、データ処理実行に必要となる手続きを分割して、各プロセッサエレメントのローカルメモリに展開し、そして、各プロセッサエレメントが、自ローカルメモリに展開される手続きに従い、自ローカルメモリに展開されるデータを使ってデータ処理を実行するよう処理することを、

特徴とするプログラム実行方法。

【請求項2】 請求項1記載のプログラム実行方法において、各プロセッサエレメントは、自ローカルメモリに展開されるデータのアクセス範囲を限定するよう処理することを、

特徴とするプログラム実行方法。

【請求項3】 請求項1又は2記載のプログラム実行方法において、各プロセッサエレメントは、手続きの実行途中で、自ローカルメモリに展開されるデータを更新し、そのデータを、そのデータを必要とする他プロセッサエレメントに転送していくよう処理することを、

特徴とするプログラム実行方法。

【請求項4】 ソースプログラムをコンパイルすることで分散メモリ型並列計算機用のオブジェクトコードを生成するコンパイル処理方法において、手続き部分が並列化できるのか否かを解析して、並列実行可能な手続き部分については、各プロセッサエレメントに担当させる部分を解析する第1の処理過程と、上記第1の処理過程で解析される各プロセッサエレメントの担当する手続き部分のデータアクセス範囲を解析する第2の処理過程と、上記第1の処理過程で解析される各プロセッサエレメントの担当する手続き部分に対してデータを共通に割り当てつつ、上記第2の処理過程で解析されるデータアクセス範囲と、プログラム記述とに基づき、プロセッサエレメント間で転送すべきデータの転送形態を解析する第3の処理過程と、上記第1の処理過程の解析結果と、上記第3の処理過程の解析結果とに基づいてオブジェクトコードを生成する第4の処理過程とを備えることを、

特徴とするコンパイル処理方法。

【請求項5】 請求項4記載のコンパイル処理方法において、第3の処理過程で、後方で使用されるデータについては、その値が確定した時点から転送開始に入るようにと転送位置を決定するよう処理することを、

特徴とするコンパイル処理方法。

【請求項6】 請求項4又は5記載のコンパイル処理方法において、第3の処理過程で、プロセッサエレメントにより個別更新される配列部分については、その配列部分を他の全てのプロセッサエレメントに転送するようにと転送先を決定するよう処理することを、

特徴とするコンパイル処理方法。

【請求項7】 請求項4又は5記載のコンパイル処理方法において、第3の処理過程で、特定のプロセッサエレメントのみが必要とするデータについては、そのデータをそのプロセッサエレメントにのみ転送するようにと転送先を決定するよう処理することを、

特徴とするコンパイル処理方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、分散メモリ型並列計算機用のオブジェクトコードを生成するコンパイル処理方法と、分散メモリ型並列計算機で実行するプログラム実行方法とに関し、特に、完全自動並列化を実現するコンパイル処理方法と、完全自動並列化のコンパイル処理方法の実現を可能にするプログラム実行方法とに関する。

【0002】

【従来の技術】 分散メモリ型並列計算機は、図10に示すように、メモリを有する演算器（プロセッサエレメント／PE）がネットワーク機構で複数結合された形式のアーキテクチャを持つ計算機である。この分散メモリ型並列計算機では、自PE上のデータについては、通常のアクセス方式でアクセスすることが可能であるが、他のPE上のデータについては、ネットワーク機構を経由してアクセスしなければならない。

【0003】 このようなメモリアーキテクチャを対象にコンパイラで自動並列化を行う場合、データをPE上に非常にうまく分散して配置する必要があるが、現在のコンパイラの自動並列化機能では、手続き部分については自動並列化を実現できるものの、データの自動分散配置を行うことは非常に難しいというのが実情である。

【0004】 この問題点を解決するために、PE間で共有される仮想的なメモリ空間を、各PEのメモリとネットワーク機構を用いて仮想的に構成することが行われている。この仮想的なメモリ空間は仮想グローバル空間と呼ばれ、各PE毎に分かれた通常のメモリ空間はローカル空間と呼ばれている。図11に、このメモリアーキテクチャを図示する。

【0005】 この仮想グローバル空間は、全てのPEからアクセスすることが可能であるが、ネットワーク機構を介するため、アクセス速度が遅い。これに対して、ローカル空間は、自PEからだけアクセスすることが可能

であり、他PEからアクセスすることは不可能であるが、アクセス速度は速い。

【0006】これから、コンパイラの自動並列化において、データの自動分散配置の問題点を回避するために、仮想グローバル空間を使用する構成を採ると、データへのアクセス速度が遅くなり、性能が著しく低下するという問題点が出ることになる。一方、性能を重視して、ローカル空間を使用すると、自動並列化において困難なデータの自動分散配置を実現する技術を構築しなければならないという問題点がある。

【0007】そこで、従来では、自動並列化を行うために、ユーザに対してデータの分散配置形態を指示させて、この指示に基づいてデータを分散配置する構成を採って、自動並列化機能で、なるべくローカル空間を使用するようにしつつ、ローカル空間を使用できない部分だけ、仮想グローバル空間を使用するようにして並列化を行うという構成を採っている。

【0008】

【発明が解決しようとする課題】しかしながら、このような従来技術に従っていると、ユーザがデータの分散配置を指示しなければならないことから、完全な自動並列化になっていないという問題点があった。そして、プログラムの内容によって仮想グローバル空間を使用せざるを得ない場合があり、当たり外れが激しく、コンスタントな性能向上を期待できないという問題点があった。そして、データを分散配置することから、並列化の対象となるループが、回転間のデータ依存関係の無いものに限定されてしまうという問題点もあった。

【0009】本発明はかかる事情に鑑みてなされたものであって、分散メモリ型並列計算機用のオブジェクトコードを完全自動並列化でもって生成する新たなコンパイル処理方法の提供と、完全自動並列化のコンパイル処理方法の実現を可能にする新たなプログラム実行方法の提供とを目的とする。

【0010】

【課題を解決するための手段】図1に本発明の原理構成を図示する。図中、1はデータ処理装置であって、本発明を実現するコンパイラ10を展開するものである。

【0011】このコンパイラ10は、ソースプログラムをコンパイルすることで分散メモリ型並列計算機用のオブジェクトコードを生成するものであって、ソースプログラムを字句の列に変換して、その字句列からソースプログラムの文法的な構造を再構成し、更に意味解析を実行する字句・構文解析部11と、字句・構文解析部11の解析結果を使って、オブジェクトコードを生成するコード生成部12と、字句・構文解析部11とコード生成部12との間に位置して、コード生成の最適化を行う最適化部13と、全体の制御処理を実行する制御部14とを備える。

【0012】この最適化部13は、本発明を実現するた

めに、手続き部分が並列化できるのか否かを解析して、並列実行可能な手続き部分については、各プロセッサエレメントに担当させる部分を解析する第1の解析部15と、第1の解析部15で解析される各プロセッサエレメントの担当する手続き部分のデータアクセス範囲を解析する第2の解析部16と、第1の解析部15で解析される各プロセッサエレメントの担当する手続き部分に対してデータを共通に割り当てつつ、第2の解析部16で解析されるデータアクセス範囲と、プログラム記述とに基づき、プロセッサエレメント間で転送すべきデータの転送形態を解析する第3の解析部17とを備える。

【0013】そして、コード生成部12は、第1の解析部15の解析結果と、第3の解析部17の解析結果とに基づいてオブジェクトコードを生成していくように処理する。

【0014】このように構成される本発明では、第1の解析部15は、ソースプログラムの持つ手続き部分のみを処理対象として、それらの手続き部分が並列化できるのか否かを解析して、並列実行可能な手続き部分については、各プロセッサエレメントに担当させる部分を解析する。すなわち、ソースプログラムの持つデータの配列については並列化対象としない。これから、各プロセッサエレメントは、オブジェクトコードがローディングされると、データについては、ソースプログラムに記述される配列宣言文に従って、データファイルからその全てをコピーして持つことになる。

【0015】一方、第2の解析部16は、第1の解析部15で解析される各プロセッサエレメントの担当する手続き部分のデータアクセス範囲を解析し、これを受け、第3の解析部17は、各プロセッサエレメントの担当する手続き部分に対してデータを共通に割り当てつつ、第2の解析部16で解析されるデータアクセス範囲と、プログラム記述とに基づき、プロセッサエレメント間で転送すべきデータの転送形態を解析する。

【0016】例えば、第3の解析部17は、プロセッサエレメントにより個別更新される配列部分については、その配列部分を他の全てのプロセッサエレメントに転送するようにと転送先を決定することで、ローディング後のデータの整合性を保つように処理する。また、後方で使用されるデータについては、その値が確定した時点から転送開始に入るようにと転送位置を決定することで、データ転送処理と演算処理とを重ね合わせてデータ転送処理を隠蔽するように処理する。また、特定のプロセッサエレメントのみが必要とするデータについては、そのデータをそのプロセッサエレメントにのみ転送するようにと転送先を決定することで、転送コストの削減を図るように処理するのである。

【0017】このように、本発明のコンパイラ10では、分散メモリ型並列計算機でデータ処理を実行する場合に、手続き部分のみを自動的に並列化し、データにつ

いては、分散配置させずに全プロセッサエレメントがそのコピーを持つ構成を採って、必要に応じてデータを一致させつつ、必要なデータをやり取りする構成を採ることで、完全自動並列化を実現するものである。

【0018】そして、この本発明のコンパイラ10を用いることで、データ処理実行に必要となる全データを、各プロセッサエレメントのローカルメモリに展開し、データ処理実行に必要となる手続きを分割して、各プロセッサエレメントのローカルメモリに展開し、そして、各プロセッサエレメントが、自ローカルメモリに展開される手続きに従い、自ローカルメモリに展開されるデータを使ってデータ処理を実行するという分散メモリ型並列計算機上での新たなプログラム実行方法を実現できるようになる。

【0019】この新たなプログラム実行方法では、各プロセッサエレメントは、自ローカルメモリに展開されるデータのアクセス範囲を限定するよう処理する。そして、各プロセッサエレメントは、手続きの実行途中で、自ローカルメモリに展開されるデータを更新し、そのデータを、そのデータを必要とする他プロセッサエレメントに転送していくよう処理することになる。

【0020】なお、この新たなプログラム実行方法は、本発明のコンパイラ10を用いることで実現できるものであるが、本発明のコンパイラ10を用いなくても実現可能である。

【0021】

【発明の実施の形態】以下、実施の形態に従って本発明を詳細に説明する。図2に、本発明のコンパイラ10が実行する最適化処理の処理構成を図示する。

【0022】この図に示すように、本発明のコンパイラ10は、最適化処理に入ると、先ず最初に、手続き部並列化解析処理を実行する。この手続き部並列化解析処理では、ソースプログラムの持つ手続き部（主にDOループである）が並列化できるのか否かを解析して、並列化できるDOループについては、ループ分割情報を生成する。すなわち、本発明のコンパイラ10では、ソースプログラムの持つデータについては分割しない構成を採るのである。

【0023】この手続き部並列化解析処理を終了すると、続いて、データアクセス範囲解析処理を実行する。このデータアクセス範囲解析処理では、手続き部並列化解析処理で求められた並列化できるDOループのデータアクセス範囲を解析して、アクセス範囲情報を生成する。

【0024】このデータアクセス範囲解析処理を終了すると、続いて、最適データ転送解析処理を実行する。この最適データ転送解析処理では、データアクセス範囲解析処理で生成されたアクセス範囲情報と、プログラム記述とに基づき、プロセッサエレメント間で転送すべきデータの転送情報を生成してから、その転送情報を最適化

することで最適データ転送形態を決定する。

【0025】図3に、この最適化処理の更に詳細な処理フローを図示する。すなわち、本発明のコンパイラ10は、最適化処理に入ると、手続き毎に、この処理フローに示すように、手続き部並列化解析処理に入って、先ず最初に、ソースプログラムに記述されるデータフローを解析し、続いて、ソースプログラムに記述される制御フローを解析し、続いて、DOループ毎に、配列アクセスの添字からデータ依存関係を解析し、続いて、これらの解析結果に基づき、DOループが並列実行可能か否かを解析して、並列実行可能なDOループについてはループ分割情報を生成する。

【0026】そして、手続き部並列化解析処理を終了すると、データアクセス範囲解析処理に入って、並列実行可能なDOループ毎に、配列アクセスの添字からアクセス範囲を解析して、そのアクセス範囲情報を生成する。

【0027】そして、データアクセス範囲解析処理を終了すると、最適データ転送解析処理に入って、先ず最初に、DOループ毎に、生成したループ分割情報とアクセス範囲情報とに基づき必要とされるデータ転送を解析して、転送対象/転送位置/転送先を指定するデータ転送情報を生成し、続いて、その生成したデータ転送情報を最適化する。

【0028】この最適化処理を実行すると、本発明のコンパイラ10は、生成したループ分割情報に従って分割されるDOループを持つオブジェクトコードを生成するとともに、生成した最適データ転送情報に従って作成されるデータ転送命令及びデータ受信命令を持つオブジェクトコードを生成する。

【0029】次に、具体例に従って、本発明のコンパイラ10が実行する最適化処理について説明する。図4に、ソースプログラムの一例を図示する。

【0030】このソースプログラムは、101個のデータ要素を持つ配列aと、100個のデータ要素を持つ配列bと、101個のデータ要素を持つ配列cと、100個のデータ要素を持つ配列dとを定義して、先ず最初に、

$$b(i) = \text{sqrt}(a(i+1)) \quad i = 1 \sim 100$$

に従って、データ要素a(i+1)の平方根で定義されるデータ要素b(i)を求めることで配列bを算出し、続いて、

$$c(i) = a(i+1) + b(i) \quad i = 1 \sim 100$$

に従ってデータ要素c(i)を求めることで配列cを算出し、続いて、配列bを用いるサブルーチン「sub(b)」を呼び出した後、それに続いて、

$$d(i) = \cos(c(i+1)) \quad i = 1 \sim 100$$

に従って、データ要素c(i+1)のコサイン関数値で

7

定義されるデータ要素 $d(i)$ を求めることで配列 d を算出していくプログラムである。

【0031】このようなソースプログラムをコンパイルする場合、分散メモリ型並列計算機が4台のプロセッサエレメントで構成されるときには、本発明のコンパイラ10は、最適化処理に入ると、配列 a / 配列 b / 配列 c / 配列 d については分割しないようにしながら、配列 b を求めるDOLープと、配列 c を求めるDOLープと、配列 d を求めるDOLープについては、並列化が可能であることを解析して、それらのDOLープを4台のプロセッサエレメントで並列処理すべく、「 $i=1\sim 25$ 」、「 $i=26\sim 50$ 」、「 $i=51\sim 75$ 」、「 $i=76\sim 100$ 」という添字のグループに分割する。

【0032】続いて、「 $i=1\sim 25$ 」を実行するプロセッサエレメントは、配列 b の算出にあたって、自エレメントに展開される配列 a のデータ要素 $a(2) \sim a(26)$ を使用し、配列 c の算出にあたって、自エレメントに展開される配列 a のデータ要素 $a(2) \sim a(26)$ と、自エレメントで算出した配列 b のデータ要素 $b(1) \sim (25)$ とを使用し、配列 d の算出にあたって、自エレメントで算出した配列 c のデータ要素 $c(2) \sim (25)$ と、隣接プロセッサエレメントの算出した配列 c のデータ要素 $c(26)$ とを使用するということを解析する。

【0033】また、「 $i=26\sim 50$ 」を実行するプロセッサエレメントは、配列 b の算出にあたって、自エレメントに展開される配列 a のデータ要素 $a(27) \sim a(51)$ を使用し、配列 c の算出にあたって、自エレメントに展開される配列 a のデータ要素 $a(27) \sim a(51)$ と、自エレメントで算出した配列 b のデータ要素 $b(26) \sim (50)$ とを使用し、配列 d の算出にあたって、自エレメントで算出した配列 c のデータ要素 $c(27) \sim (50)$ と、隣接プロセッサエレメントの算出した配列 c のデータ要素 $c(51)$ とを使用するということを解析する。

【0034】また、「 $i=51\sim 75$ 」を実行するプロセッサエレメントは、配列 b の算出にあたって、自エレメントに展開される配列 a のデータ要素 $a(52) \sim a(76)$ を使用し、配列 c の算出にあたって、自エレメントに展開される配列 a のデータ要素 $a(52) \sim a(76)$ と、自エレメントで算出した配列 b のデータ要素 $b(51) \sim (75)$ とを使用し、配列 d の算出にあたって、自エレメントで算出した配列 c のデータ要素 $c(52) \sim (75)$ と、隣接プロセッサエレメントの算出した配列 c のデータ要素 $c(76)$ とを使用するということを解析する。

【0035】また、「 $i=76\sim 100$ 」を実行するプロセッサエレメントは、配列 b の算出にあたって、自エレメントに展開される配列 a のデータ要素 $a(77) \sim a(101)$ を使用し、配列 c の算出にあたって、自エレメントに展開される配列 a のデータ要素 $a(77) \sim a(101)$ と、自エレメントで算出した配列 b のデータ要素 $b(76) \sim (100)$ とを使用し、配列 d の算出にあたって、自エレメントで

8

算出した配列 c のデータ要素 $c(76) \sim (100)$ と、自エレメントに展開される配列 c のデータ要素 $c(101)$ の初期値とを使用するということを解析する。

【0036】そして、サブルーチン「 $sub(b)$ 」の実行前に、各プロセッサエレメントが配列 b を持つ必要があることを解析して、その「 $sub(b)$ 」の前までに、各プロセッサエレメントで生成された配列 b の配列部分を、他の全てのプロセッサエレメントに転送することを指示するデータ転送情報を生成する。なお、サブルーチンの他、ソースプログラムに入出力命令が記述されているときや、多重DOLープが記述されているときには、このように、各プロセッサエレメントで生成された配列部分を他の全てのプロセッサエレメントに転送していく必要が起こる。

【0037】更に、配列 d の算出前に、「 $i=1\sim 25$ 」を実行するプロセッサエレメントが、「 $i=26\sim 50$ 」を実行するプロセッサエレメントからデータ要素 $c(26)$ を受け取る必要があり、「 $i=26\sim 50$ 」を実行するプロセッサエレメントが、「 $i=51\sim 75$ 」を実行するプロセッサエレメントからデータ要素 $c(51)$ を受け取る必要があり、「 $i=51\sim 75$ 」を実行するプロセッサエレメントが、「 $i=76\sim 100$ 」を実行するプロセッサエレメントからデータ要素 $c(76)$ を受け取る必要があることを解析して、その配列 d の算出時点に、「 $i=26\sim 50$ 」を実行するプロセッサエレメントの持つデータ要素 $c(26)$ を、「 $i=1\sim 25$ 」を実行するプロセッサエレメントに転送し、「 $i=51\sim 75$ 」を実行するプロセッサエレメントの持つデータ要素 $c(51)$ を、「 $i=26\sim 50$ 」を実行するプロセッサエレメントに転送し、「 $i=76\sim 100$ 」を実行するプロセッサエレメントの持つデータ要素 $c(76)$ を、「 $i=51\sim 75$ 」を実行するプロセッサエレメントに転送することを指示するデータ転送情報を生成する。

【0038】本発明のコンパイラ10が、ここで最適化処理を終了して、データ転送情報についてはこれ以上の最適化処理を実行しないときには、この最適化処理に従って生成されるオブジェクトコードが4台のプロセッサエレメントにローディングされることで、各プロセッサエレメントは、図5に示すようなデータ処理を実行する。

【0039】すなわち、PE1ないしPE4で示される4台のプロセッサエレメントは、配列 a / 配列 b / 配列 c / 配列 d のデータ要素の実体を図示しないデータファイルから読み込むことで、ソースプログラムの記述する配列宣言文の指すデータのコピーを展開する。

【0040】そして、コンパイラ10の最適化処理で生成されたDOLープの分割情報により、PE1のプロセッサエレメントは、並列実行処理に従いつつ、

$$b(i) = \text{sqrt}(a(i+1)) \quad i=1\sim 25$$

に従って、データ要素 $b(i)$ を求め、

9

$c(i) = a(i+1) + b(i)$ $i = 1 \sim 25$

に従ってデータ要素 $c(i)$ を求め、

$d(i) = \cos(c(i+1))$ $i = 1 \sim 25$

に従ってデータ要素 $d(i)$ を求める。

【0041】また、コンパイラ10の最適化処理で生成されたDOLループの分割情報により、PE2のプロセッサエレメントは、並列実行処理に従いつつ、

$b(i) = \sqrt{a(i+1)}$ $i = 26 \sim 50$

に従って、データ要素 $b(i)$ を求め、

$c(i) = a(i+1) + b(i)$ $i = 26 \sim 50$

に従ってデータ要素 $c(i)$ を求め、

$d(i) = \cos(c(i+1))$ $i = 26 \sim 50$

に従ってデータ要素 $d(i)$ を求める。

【0042】また、コンパイラ10の最適化処理で生成されたDOLループの分割情報により、PE3のプロセッサエレメントは、並列実行処理に従いつつ、

$b(i) = \sqrt{a(i+1)}$ $i = 51 \sim 75$

に従って、データ要素 $b(i)$ を求め、

$c(i) = a(i+1) + b(i)$ $i = 51 \sim 75$

に従ってデータ要素 $c(i)$ を求め、

$d(i) = \cos(c(i+1))$ $i = 51 \sim 75$

に従ってデータ要素 $d(i)$ を求める。

【0043】また、コンパイラ10の最適化処理で生成されたDOLループの分割情報により、PE4のプロセッサエレメントは、並列実行処理に従いつつ、

$b(i) = \sqrt{a(i+1)}$ $i = 76 \sim 100$

に従って、データ要素 $b(i)$ を求め、

$c(i) = a(i+1) + b(i)$ $i = 76 \sim 100$

に従ってデータ要素 $c(i)$ を求め、

$d(i) = \cos(c(i+1))$ $i = 76 \sim 100$

に従ってデータ要素 $d(i)$ を求める。

【0044】このとき、コンパイラ10の最適化処理で生成されたデータ転送情報により、PE1のプロセッサエレメントは、図6上段に示すように、サブルーチン「sub(b)」の実行に入る前に、自エレメントで算出した配列bのデータ要素b(1)～b(25)を、PE2/PE3/PE4のプロセッサエレメントに転送し、PE2のプロセッサエレメントは、図6下段に示すように、

サブルーチン「sub(b)」の実行に入る前に、自

10

エレメントで算出した配列bのデータ要素b(26)～b(50)を、PE1/PE3/PE4のプロセッサエレメントに転送し、PE3のプロセッサエレメントは、図7上段に示すように、サブルーチン「sub(b)」の実行に入る前に、自エレメントで算出した配列bのデータ要素b(51)～b(75)を、PE1/PE2/PE4のプロセッサエレメントに転送し、PE4のプロセッサエレメントは、図7下段に示すように、サブルーチン「sub(b)」の実行に入る前に、自エレメントで算出した配列bのデータ要素b(76)～b(100)を、PE1/PE2/PE3のプロセッサエレメントに転送していく。

【0045】そして、コンパイラ10の最適化処理で生成されたデータ転送情報により、PE1のプロセッサエレメントは、PE2/PE3/PE4のプロセッサエレメントから、配列bのデータ要素b(26)～b(50)と、配列bのデータ要素b(51)～b(75)と、配列bのデータ要素b(76)～b(100)とを受け取ることを確認すると、サブルーチン「sub(b)」の実行に入り、PE2のプロセッサエレメントは、PE1/PE3/PE4のプロセッサエレメントから、配列bのデータ要素b(1)～b(25)と、配列bのデータ要素b(51)～b(75)と、配列bのデータ要素b(76)～b(100)とを受け取ることを確認すると、サブルーチン「sub(b)」の実行に入り、PE3のプロセッサエレメントは、PE1/PE2/PE4のプロセッサエレメントから、配列bのデータ要素b(1)～b(25)と、配列bのデータ要素b(26)～b(50)と、配列bのデータ要素b(76)～b(100)とを受け取ることを確認すると、サブルーチン「sub(b)」の実行に入り、PE4のプロセッサエレメントは、PE1/PE2/PE3のプロセッサエレメントから、配列bのデータ要素b(1)～b(25)と、配列bのデータ要素b(26)～b(50)と、配列bのデータ要素b(51)～b(75)とを受け取ることを確認すると、サブルーチン「sub(b)」の実行に入っていく。

【0046】そして、コンパイラ10の最適化処理で生成されたデータ転送情報により、PE2のプロセッサエレメントは、サブルーチン「sub(b)」の実行が終了すると、図8上段に示すように、PE1のプロセッサエレメントが配列dの算出に入る前に、その算出で必要となる配列cのデータ要素c(26)を転送し、PE4のプロセッサエレメントは、サブルーチン「sub(b)」の実行が終了すると、図8上段に示すように、PE3のプロセッサエレメントが配列dの算出に入る前に、その算出で必要となる配列cのデータ要素c(76)を転送し、PE3のプロセッサエレメントは、サブルーチン「sub(b)」の実行が終了すると、図8下段に示すように、PE2のプロセッサエレメントが配列dの算出に入る前に、その算出で必要となる配列cのデータ要素c(51)を転送していく。

【0047】このようにして、本発明のコンパイラ10

では、分散メモリ型並列計算機において、手続き部分のみを自動的に並列化し、データについては、分散配置せずに全プロセッサエレメントがそのコピーを持つ構成を採って、必要に応じてデータを一致させつつ、必要なデータをやり取りする構成を採ることで、完全自動並列化を実現するものである。

【0048】この実施例では、配列dの算出で必要となる配列cの境界部分のデータ要素については、そのデータ要素のみをプロセッサエレメント間で転送していくという最適化されたデータ転送方法を用いる構成を開示した。この構成に従うと転送コストの削減を図ることができるが、このような最適化を行わずに、配列cの全データ要素を転送対象とするデータ転送方法を採用することも可能である。

【0049】また、分散メモリ型並列計算機がデータ転送処理と演算処理とを並列処理できる機能を持つ場合には、後方で使用されるデータについては、その値が確定した時点から転送開始に入るようにと転送位置を最適化することで、データ転送処理と演算処理とを重ね合わせてデータ転送処理を隠蔽することが可能である。

【0050】例えば、図4のソースプログラムをコンパイルする場合、図9に示すように、サブルーチン「sub(b)」の実行時点で、その演算に必要となる配列bのデータ要素の転送を実行するのではなくて、配列bのデータ要素の値が確定した時点から転送処理に入るようにし、また、配列dの算出時点で、その算出に必要な配列cのデータ要素の転送を実行するのではなくて、その配列cのデータ要素の値が確定した時点から転送処理に入るようにすることで、データ転送処理を隠蔽するのである。

【0051】この本発明のコンパイラ10を用いることで、データ処理実行に必要な全データを、各プロセッサエレメントのローカルメモリに展開し、データ処理実行に必要な手続きを分割して、各プロセッサエレメントのローカルメモリに展開し、そして、各プロセッサエレメントが、自ローカルメモリに展開される手続きに従い、自ローカルメモリに展開されるデータを使ってデータ処理を実行するという分散メモリ型並列計算機上での新たなプログラム実行方法を実現できるようになる。

【0052】この新たなプログラム実行方法では、各プロセッサエレメントは、自ローカルメモリに展開されるデータのアクセス範囲を限定するよう処理する。そして、各プロセッサエレメントは、手続きの実行途中で、自ローカルメモリに展開されるデータを更新し、そのデータを、そのデータを必要とする他プロセッサエレメントに転送していくよう処理することになる。

【0053】なお、この新たなプログラム実行方法は、本発明のコンパイラ10を用いることで実現できるものであるが、本発明のコンパイラ10を用いなくても実現可能である。

【0054】

【発明の効果】以上説明したように、本発明のコンパイラでは、分散メモリ型並列計算機でデータ処理を実行する場合に、手続き部分のみを自動的に並列化し、データについては、分散配置せずに全プロセッサエレメントがそのコピーを持つ構成を採って、必要に応じてデータを一致させつつ、必要なデータをやり取りする構成を採る。

【0055】これにより、完全自動並列化を実現できるようになる。そして、プログラムのノウハウによらないで完全自動並列化を実現できるようになることから、当たり外れがなくなり、コンスタントな性能向上を期待できるようになる。そして、データを分散配置することから、並列化の対象となるループの範囲が拡大できるようになる。

【0056】そして、本発明のコンパイラ等を用いることで、本発明のプログラム実行方法が実現できるようになり、逆に言えば、本発明のプログラム実行方法により、完全自動並列化を実現する本発明のコンパイラが構築できるようになる。

【図面の簡単な説明】

【図1】本発明の原理構成図である。

【図2】本発明のコンパイラが実行する最適化処理の処理構成図である。

【図3】最適処理の詳細な処理フローである。

【図4】ソースプログラムの一例である。

【図5】本発明のコンパイル処理説明図である。

【図6】本発明のコンパイル処理説明図である。

【図7】本発明のコンパイル処理説明図である。

【図8】本発明のコンパイル処理説明図である。

【図9】本発明のコンパイル処理説明図である。

【図10】分散メモリ型並列計算機の説明図である。

【図11】メモリアーキテクチャの説明図である。

【符号の説明】

1 データ処理装置、

10 コンパイラ

11 字句・構文解析部

12 コード生成部

13 最適化部

14 制御部


15 第1の解析部

16 第2の解析部

17 第3の解析部


【図1】

本発明の処理構成図



【図2】

本発明のコンパイラが実行する最適化処理の処理構成図



【図4】

ソースプログラムの一例


```

program sample
real*8 a(101), b(100), c(101), d(100)
:
do i=1, 100
  b(i)=sqrt(a(i+1))
enddo
do i=1, 100
  c(i)=a(i+1)+b(i)
enddo
call sub(b)
do i=1, 100
  d(i)=cos(a(i+1))
enddo
:
end

```


【図10】

分散メモリ型並列計算機の説明図




【図11】


メモリアーキテクチャの説明図




〔図3〕



〔図5〕



【図6】



【図7】

